

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 11008559 A

(43) Date of publication of application: 12 . 01 . 99

(51) Int. CI

H03M 7/30 G10L 7/04 G10L 9/18

(21) Application number: 10005940

(22) Date of filing: 14 . 01 . 98

(30) Priority:

15 . 01 . 97 KR 97 9701025

(71) Applicant:

KOREA TELECOMMUN

(72) Inventor: A

KAN EITAI KYO TAIKYO KO SHOSEKI

KWON SOON HONG


(54) MPEG-II AUDIO ENCODING DEVICE

(57) Abstract:

PROBLEM TO BE SOLVED: To provide an encoder which enables real time processing of MPEG-II audio encoding process requiring a large amount of operation for a many kinds of works.

SOLUTION: For audio data A/D converted by an A/D converting part 6 and stored in a memory 7 for units of a frame, high-speed Fourier transform FFT operation is performed for each channel by an FFT part 1, analysis filtering is performed by an analysis filtering part 2, the processing result is outputted to the memory 7 again, and psychological acoustic operation is performed from the processing result of the FFT part 1 by a processor core part 4. Then, a scale coefficient is calculated by the output of the analysis filtering part 2, and while using the result of this psychological acoustic operation, a final output bit string is outputted via a FIFO 8. In this case, processor efficiency is improved by utilizing an applied special processor for effectively executing the complicated algorithm, an FFT and an analysis filter engine are added, calculation ability is improved by forming a pipeline for each module to independently process routines, so that a system use degree is made maximal.

COPYRIGHT: (C)1999,JPO



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平11-8559

(43)公開日 平成11年(1999)1月12日


(51) Int.Cl. 6 H 0 3 M 7/30 G 1 0 L 7/04 9/18	識別配号	GlOL	7/30 7/01 9/18	A G C	
		審查請	求 有 請求項の	数5 OL (全 7 頁)	
(21)出願番号	特顯平10-5940	(71)出願人	394027641 韓國電氣通信公社		
(22) 出願日	平成10年(1998) 1 月14日	(72)発明者	幹 英泰	別市鍾路區世宗路100	
(31) 優先権主張番号 (32) 優先日	97-1025 1997年1月15日		大韓民国ソウル特別市鍾路区世宗路100番 地		
(33)優先権主張国	韓国(KR)	(72)発明者	姜 <u> </u>	別市鍾路区世宗路100番	
		(72)発明者	高 鍾錫 大韓民国ソウル特 地	別市鎮路区世宗路100番	
		(74)代理人		秀 (外5名) 最終頁に続く	

(54) 【発明の名称】 MPEG-IIオーディオ符号化装置

(57)【要約】

【課題】 多種類の作業のための多量の演算を必要とするMPEG-IIオーディオ符号化過程の実時間処理を具現し得るMPEG-IIオーディオ符号化器を提供する。

【解決手段】 A/D 変換部6でA/D 変換されフレーム単位でメモリフに貯蔵されたオーディオデータを、FFT 部1でチャネル別にFFT 演算すると共に分析フィルタ部2で分析フィルタリングして処理結果をメモリフに再出力し、プロセッサコア部4により、FFT 部1の処理結果をハルタ部2の出力でより、FFT 部1の処理結果スケール係数を計算すると共に前記心理音響演算の結果スケール係数を計算すると共に前記心理音響演算の結果カウールで割当でた最終出力ビット列をFIFO8を介して出力が表別に構成し、複雑なアルゴリズムを効果的に行うでは、FFT、分析フィルタエンジンを付加し、各モジュールが独立にルーチンを処理するパイプラインを形成して計算能力を増大させ、システム使用度を極大化する。



【特許請求の範囲】

【請求項1】 MPEGーロオーディオ符号化装置におい r

多数のチャネルに入力されるオーディオデータ信号をA/D 変換するA/D 変換部と、

前記A/D 変換部で変換されたオーディオデータを以後の 処理のためフレーム単位で貯蔵するメモリと、

前記メモリに貯蔵されたオーディオデータを入力されチャネル別に FFT演算 (Fast Fourier Transform;高速フーリエ変換) するFFT 部と、

前記メモリに貯蔵されたオーディオデータを入力され分 析フィルタリングし、処理結果を再びメモリに出力する 分析フィルタ部と、

前記FFT 部の処理結果から心理音響演算を行い、前記分析フィルタ部の出力によりスケール係数を計算すると共に、前記心理音響演算の結果を利用してビットを割当てこの割当の結果を最終出力ビット列として出力するコア部と、

前記コア部の最終出力ビット列を外部に出力する出力バッファ部とを具備して成ることを特徴とするMPEGーロオーディオ符号化装置。

【請求項2】 前記FFT 部及び分析フィルタ部は、ハードワイヤードロジックに設計することを特徴とする請求項1記載のMPEG-IIオーディオ符号化装置。

【請求項3】 前記分析フィルタ部の処理は、前記FFT 部およびコア部の処理と同時に並列に行うことを特徴と する請求項1記載のMPEGーロオーディオ符号化装置。

【請求項4】 前記コア部は、前記FFT 部から出力データをチャネル別に受けてパイプライン構造で処理することを特徴とする請求項1記載のMPEGーロオーディオ符号化装置。

【請求項5】 前記コア部は、

内部制御プログラムを貯蔵するプログラムメモリと、 制御に必要なデータを貯蔵するデータメモリと、

プログラムフェッチを制御するプログラムシーケンサ部と、

データ入出力を制御するデータアドレス発生部と、

算術論理演算を行う算術論理演算部と、

プログラムメモリアドレスパス及びプログラムメモリデータパスと、

データメモリアドレスパス及びデータメモリデータパス と、

外部とのデータ入出力制御信号及び内部制御信号を発生 する制御部とを具備して成ることを特徴とする、請求項 3記載のMPEG-IIオーディオ符号化装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、HDTV、DVD 等の次世代ディジタル映像媒体に採用される圧縮アルゴリズムである、画像、音声のコーディングを含むMPEG-11を用

いる装置に関し、特に、圧縮アルゴリズムの構成中の音 声圧縮アルゴリズムの具現のためのMPEG-ロオーディオ 符号化装置に関するものである。

[0002]

【従来の技術】MPEG-IIオーディオ符号化方式は高音質オーディオ圧縮の標準案であり、サブバンド分析及び心理音響モデルを基盤にしている。このような符号化方式は、多大な計算量を含むため実時間処理の具現に数多い困難が伴い、既存のDSP 構造を用いる場合、システムの複雑度が増加することがある。このため、本発明は、応用特殊プロセッサ(Application Specific Processor)に基盤を置いたMPEG-IIオーディオ符号化装置として構成する。

[0003].

【発明が解決しようとする課題】本発明は、このようなMPEG-IIオーディオ符号化のための専用のDSP に適した算術論理演算部の構造に関するものである。本発明は、さらに具体的には、単一のDSP コアを利用して複数のチャネルを支援するMPEG-IIオーディオコーディングを実時間で支援するために必要な算術論理演算を速やかに行うことができる構造を示すものである。

【〇〇〇4】上記MPEG-IIオーディオ符号化過程は、分析フィルタおよび1024ポイントFFT(Fast Fourier Transform; 高速フーリエ変換)を含む心理音響モデル作成、ビット割当、量子化、多チャネル処理、ビット列形成のような多様な種類の作業で構成されており、5つの入力チャネルに対しこのような過程を全て適用しなければならないため、多数の演算量により実時間処理の具現に困難が伴う。

【〇〇〇5】上記問題を解決するため、本発明は、システムを制御して複雑なアルゴリズムを効果的に行うことができる特別なプロセッサコアを利用することにより、オーディオ符号化器を具現することを目的とする。本発明はさらに、FFT および分析フィルタエンジンを付加することにより、プロセッサの効率を高め、計算能力を増大させることを目的とする。本発明はさらに、各モジュールが互いに独立したルーチンを処理してパイプラインを形成するよう構成することにより、システムの使用度を極大化することを目的とする。

[0006]

【課題を解決するための手段及び作用】前記目的を達成するため本発明は、MPEGーIIオーディオ符号化装置において、多数のチャネルに入力されるオーディオデータ信号をA/D 変換するA/D 変換部(6)と、前記A/D 変換で変換されたオーディオデータを以後の処理のためフレーム単位で貯蔵するメモリ(7)と、前記メモリに貯蔵されたオーディオデータを入力されチャネル別に FFT演算するFFT 部(1)と、前記メモリに貯蔵されたオーディオデータを入力され分析フィルタリングし、処理結果を再びメモリに出力する分析フィルタ部(2)と、前記

FFT 部の処理結果から心理音響演算を行い、前記分析フィルタ部 (2) の出力によりスケール係数を計算すると共に、前記心理音響演算の結果を利用してピットを割当てこの割当の結果を最終出力ピット列として出力するコア部 (4) と、前記コア部の最終出力ピット列を外部に出力する出力パッファ部 (8) とを具備して成ることを特徴とする。

【0007】さらに、本発明は、前記FFT 部(1)及び 分析フィルタ部(2)は、ハードワイヤードロジックに 設計することを特徴とする。

【 O O O 8 】 さらに、本発明は、前記分析フィルタ部 (2) の処理は、前記FFT 部 (1) およびコア部 (4) の処理と同時に並列に行うことを特徴とする。

【〇〇〇9】さらに、本発明は、前記コア部(4)は、前記FFT部(1)から出力データをチャネル別に受けてパイプライン構造で処理することを特徴とする。

【0010】さらに、本発明は、前記コア部(4)は、内部制御プログラムを貯蔵するプログラムメモリ(12)と、制御に必要なデータを貯蔵するデータメモリ(13)と、プログラムフェッチを制御するプログラムシーケンサ部(10,11)と、データ入出力を制御を行っなが論理演算部(14)と、プログラムメモリデータがス(16)及びプログラムメモリデータバス(17)と、データメモリアドレスバス(18)及びデータスバス(18)及びデータンと、データメモリデータがス(19)と、外部とのデータ入出とを見備して成ることを特徴とする。

[0011]

【作用】MPEG-IIオーディオ符号化過程は計算量が膨大なため、本発明ではこれを実時間で具現するため、符号化過程全体を幾つかの補助ブロックに分けて処理する。 前述した目的を達成するため、本発明では、多数の計算量を有する反面、同一の動作を反復する分析フィルタ

(Analysis Filter)及びFFT のルーチンと、知能的な 判断を必要とする心理音響モデリング及びビット列生成 ルーチン過程を処理するコア (Core)との3ブロックに システム全体を分けている。

[0012]

【発明の実施の形態】以下、添付の図面を参照して本発明の好ましい実施の形態を詳細に説明する。図1は、本発明を適用するMPEGーロオーディオ符号化器の一実施の形態の全体構成を示すシステム図であり、図中、点線で示した部分は1つのチップに具現されている。

【〇〇13】MPEG-IIオーディオシステムの心理音響モデリングでは、FFT 出力から信号のマスキング曲線を求める部分で、分析フィルタ及びFFT ルーチンの次に多数の計算を必要とする。また、ピット列生成ルーチンでは、分析フィルタの出力を用いてスケール係数(Scale Factor)を求め、多チャネル処理を経た後、心理音響モ

デリングで求めたマスキング曲線を利用してビットを割 り当て、このビット割当情報で最終ビット列を生成する 一連の処理がコアブロックで最後に行われる。

【0014】前述した3つのブロックの処理は、ISO / IEC、13818 - 3、MPEG-II標準案に定義されたフレーム単位で行われ、分析フィルタ及びFFT のルーチン、並びに心理音響モデルを経てビット列を生成するルーチンにより1つのフレームの処理が終了する。

【〇〇15】反復的に与えられた演算のみを行う分析フィルタ及びFFT のルーチンは、ハードワイヤード(Hard wired)ロジックに設計されたモジュール及び制御器を利用することにより効果的に作業を行うことができるが、このルーチン以外の心理音響モデリング及びビット列生成ルーチンは、入力データによりその動作態様が変化する作業であり、マイクロプログラミングされた制御器がハードワイヤロジックに製作された制御器よりも効果的に作業を行う。

【〇〇16】さらに、多チャネル処理を要求するMPEGー □の特性上、5つのプロセッサを利用したアルゴリズム 具現方法が提案され得るが、この場合、 5 つのプロセッ サの間の情報交換及び同期化を担当する制御器が追加し て要求され、システムの複雑度を増加させる。そこで、 多数のプロセッサ要素等を用いる代りに、速やかで効果 的なDSP コアを1つだけを用いることによりシステムの 複雑性を低下させることができる。本実施形態では、MP EG-II符号化アルゴリズムのこのような特性を考慮し て、分析フィルタ及びFFT ルーチンは別途のブロックに 作成し、入力信号に対して並列に処理を行うようにし、 MPEGーII符号化に用いる複雑なアルゴリズムを効果的に 実施することができる特別なプロセッサコアを設計して 心理音響モデル及びビット列生成ルーチンを 1 つのプロ セッサコアが全て処理するようにしている。それによ り、複雑性、費用対性能比面で効果的なシステムを具現 することができる。

【0017】図1において、A/D 変換された左、右、中央、左側のサラウンド、右側のサラウンド、低域周波数補強 (Low Frequency Enhancement)の6チャネルのデータは、メモリ制御部 (Memory Management Unit)

(5) を介してチップの外部メモリであるSRAM(7) に入力され、その中に1フレームに該当するデータとして 貯蔵される。ここで、A/D 変換器であるA/D 変換モジュ ール(6) はシリアルA/Dを用いており、1つのA/D 変 換器が2チャネルを担当する。

【0018】1フレームのデータが外部メモリ(7)に 貯蔵されると、FFT 部であるFFT モジュール(1)は、 1024センプル単位でメモリ制部(5)を介して外部 メモリ(7)からデータを受け入れ、1チャネルに対す るFFT 演算を行う。一方、分析フィルタ部である分析フィルタモジュール(2)は、32センプル単位でメモリ 制御部(5)を介して外部メモリ(7)からデータを受 け入れて演算を行い、結果データを32センブル単位で メモリ制御部(5)を介して外部メモリ(7)にチャネ ル別に貯蔵する。

【〇〇19】コアモジュール(4)は、分析フィルタモジュール(2)で分析フィルタリングした結果データ及びFFT モジュール(1)でFFT 演算処理した結果データをメモリ制御部(5)を介して外部メモリ(7)から受け入れ、心理音響モデル作成、ビット割当、量子化、多チャネル処理、ビット列形成のような多様な種類の作業を行う。ビッキングされたビット列はFIFO(8)を介してパイト単位で出力される。

【OO20】本実施形態において具現したMPEG-IIオーディオ符号化器の各モジュールは、演算に用いるメモリ及びモジュール間のデータ交換を担当するバッファを内部に具えている。FFT モジュール(FFT 演算器)(1)は、1K×16ビットROM 及び1K×32ビットメモリを有しており、分析フィルタモジュール(2)は、1.5K×16ビットROM 及び2.5K×16ビットメモリを有している。プロセッサコア部であるコアモジュール(4)は、メモリとして2048×25ビットプログラムROM 及び3072×16ビットデータROM、並びに2048×16ビットメモリを有している。さらに、A/D 変換モジュール(6)を介して入力されたオーディオデータ及び分析フィルタ処理された出力を貯蔵するために外部メモリ(7)が設けられている。

【〇〇21】図2は、図1のMPEG-IIオーディオ符号化器に対する動作タイミングを説明するための図であり、動作過程は以下の通りである。分析フィルタモジュール(2)はチャネル当り1152個の入力センプルに対し最大5つのチャネルまで作業を行い、FFT 部(1)はチャネル当り1024個のセンプルに対し最大7つのチャネルまで作業を行う。上記2ブロックが作業する間、プロセッサコア部(4)はFFT 出力を利用して心理音響モデル作成処理の作業を行うことになるが、これら作業の3つのルーチンが全て終了すると、プロセッサコア部

(4) は分析フィルタ出力及び心理音響モデル出力を利用してビット列を生成する。

【〇〇22】上記作業においては、フレームの始めの部分では分析フィルタ及びFFT ルーチン並びに心理音響モデルが並列的に処理されるが、特にFFT ルーチンおよび心理音響モデルの処理は各チャネル毎にパイプラインされて行われる。これをFFT ルーチンの演算時間を実施単位に設定して説明すると以下の通りである。

【0023】図2の1番目の時間区間では、FFT モジュール(1)は1番目のチャネル(CHO)に対しFFT ルーチンを行う。2番目の時間区間では、プロセッサコア部(4)は1番目のチャネルに対するFFT 演算結果を利用して心理音響モデル演算を行い、これと同時にFFT モジュール(1)は2番目のチャネル(CH1)に対するFFTルーチンを行う。このような方式で7番目の時間区間では、6番目のチャネル(CH5)に対する心理音響モデル

演算及び7番目のチャネル(CH6)に対するFFT 演算を行い、最後に8番目の時間区間では、7番目のチャネル(CH6)に対する心理音響モデル演算を行うことにより、全チャネルに対するFFT 演算及び心理音響モデル演算を終了することになる。さらに、5チャネルに対する分析フィルタリング演算は7チャネルのFFT 演算終了時間内に行われる。このような演算アルゴリズムとした理由は、心理音響モデル演算にはFFT 演算の結果が必要であるが、分析フィルタリング演算は他演算部の演算結果とは関りなく独立的に実施可能なためである。即ち、他演算部とデータ交換がないためである。

【〇〇24】前述したパイプラインが効果的に行われるためには、各段階に該当する作業が同一時間に終了し、処理時間の差から発生する入出力渋滞現象が解消されるようにしなければならない。即ち、1つのチャネルに対する心理音響モデルの実施時間及びFFT ルーチンの処理時間が等しくなる場合に、最大のプロセッシング効率を得ることができる。心理音響モデルの実施時間は27MHzクロックに換算して約43000サイクル(cycle)程度を必要とし、1チャネルに対する1024ポイントFFT 演算は約45000サイクルに至って完了する。

【0025】図2に示すフレームの後半部に残る6つの時間区間では、プロセッサコア部(4)は、分析フィルタモジュール(2)の出力及び心理音響モデルの出力からビット列を生成することになる。心理音響モデルの演算が終了すると、プロセッサコア部(4)が分析フィルタモジュール(2)の出力に対しビット列生成作業を行うので、分析フィルタモジュール(2)は前半部の8つの時間区間の間に5チャネルに対する分析フィルタリングを行う。

【〇〇26】図3は、MPEG-IIオーディオ符号化用DSPコアのブロック図である。MPEG-IIオーディオ符号化用DSPコアは、システムの複雑性を低下させる面でアルゴリズムを具現するために1つのDSPコアのみを用いており、このため、以下の事項を考慮して設計されている。第1に、命令語実施時間を短くし、DSPコアの命令語実施能力を極大化する。即ち、単位時間内に可能な多数の命令語を実施することができるよう設計する。第2に、アルゴリズム具現のため頻繁に用いる関数は、できるだけ特別に製作した命令語を用いて解決する。これにより、アルゴリズム具現に必要とする命令語の絶対量を減少させて全体実施時間を減少させることができる。

【OO27】図3は、本発明のDSP コアの一実施形態になり得る3つの独立的なユニットを有しているプロセッサコアのブロック図であり、そのアーキテクチャ(Architecture)の構成は速やかな実施速度を得るため命令語水準パイプラインで具現している。本発明では、命令語プリフェッチ(prefetch)及び実施(Execute)の2つの段階(Stage)を有するパイプライン構造に読み取り(Read)段階を追加して、プリフェッチ、被演算部読み

取り(Operand Read)及び実施の3段階のパイプライン 構造としてアーキテクチャを設計している。

【〇〇28】パイプラインを具現するためにはそれぞれ の段階が完全に独立的でなければならない。即ち、プリ フェッチ、読取り及び実施の各段階で資源(Resource) の共有が生じないようにしなければならない。このた め、3つの独立的なユニットが要求される。先ず、命令 語フェッチ及びデータの操作(Manipulation)を独立さ せるため、ハーバードアーキテクチャ(Harvard Archite cture ; メモリ入出力帯域幅を拡大するため独立的なメ モリを数個用いて独立的に同時にアクセス可能となるよ う具現したメモリ構造、本実施形態ではプログラムメモ リ (12) 及びデータメモリ (13) を独立的に構成す る)を採用した。細部的には、プログラムプリフェッチ のためのプログラムアドレスを生成させるプログラムシ ーケンサ (11) と、データ読取りのためのアドレスを 生成させるデータアドレス発生部であるデータアドレス 発生ユニット (data address generator unit) (1 5)と、データを処理する(命令語を実施する)算術論 理演算部 (Arithmetic anc Logic Unit) である演算処 理部 (14) とに分離した。

【0029】プログラムシーケンサ(11)のブロック は、命令語フェッチを担当する。プログラムシーケンサ (11) は各クロック毎に次に行う命令語をプリフェッ チする。データアドレス発生部(15)のブロックは、 読取り段階で用いるデータのアドレスを、簡単な足し算 演算を行うユニットを利用して作成する。算術論理演算 部 (14) のブロックは、MPEG-IIオーディオ符号化器 から要求される全ての演算を行う。先ず基本的には、足 し算、引算及び掛算を行うとともに、システム制御信号 を作成するためAND 、OR、XOR 及びNOT の論理演算を行 う。特に、掛算と足し算を同時に行うMAC (Multiply & Accumulate) 演算のため掛算器及び足し算器が直列に 連結されている。MPEGーロアルゴリズムでは頻度数が多 い演算が用いられるが、特別な命令語をおいて1クロッ クに至って演算を行うことができるようにした。即ち、 このような応用特殊命令(Application Specific Instr uction)を介して1つのプロセッサコアを有するMPEGー ロオーディオ符号化器の実時間処理の具現が可能となる ようにする。

[0030]

【発明の効果】以上詳細に説明したように、本発明は、 MPEG-IIオーディオ符号化器を単一の応用特殊信号処理 プロセッサ(Application Specific Digital Signal Processor)を利用して不規則的な演算を行い、その他の規則反復的な演算であるFFT、分析フィルタリング等の演算はハードワイヤードロジックを採用した専用のプロセッサで具現し、各処理ブロック間のデータ入出力関係を考慮したパイプライン構造を採用するとともに並列処理を利用して、大規模な計算を要求するMPEGーロオーディオコーディングアルゴリズムを実時間処理が可能となるように経済的な構造によって具現したものである。

【〇〇31】なお、上述した本発明の好ましい実施の形態は例示の目的のため開示されたものであり、当業者であれば本発明の思想と範囲内で多様な修正、変更、付加等を行うことが可能であり、このような修正変更等は特許講求範囲に属するものと見なすべきものである。

【図面の簡単な説明】

【図1】図1は、本発明を適用するMPEGーロオーディオ符号化器の一実施の形態の全体構成を示すシステム図である。


【図2】図2は、図1のMPEG-IIオーディオ符号化器に対する動作タイミングを説明するための図である。

【図3】図3は、MPEG-IIオーディオ符号化用DSP コアのブロック図である。


【符号の説明】

- 1 FFT 部 (FFT モジュール)
- 2 分析フィルタ部(分析フィルタモジュール)
- 3 制御部
- 4 プロセッサコア部 (コアモジュール)
- 5 メモリ制御部
- 6 A/D 変換部 (A/D 変換モジュール)
- 7 外部メモリ (SRAM)
- 8 先入先出バッファ部 (FIFO)
- 9 制御部
- 10 プログラムシーケンサ制御部
- 11 プログラムシーケンサ
- 12 プログラムメモリ
- 13 データメモリ
- 14 算術論理演算部(演算処理部)
- 15 データアドレス発生部
- 16 プログラムメモリアドレスバス
- 17 プログラムメモリデータバス
- 18 データメモリアドレスバス
- 19 データメモリデータパス


[図1]



[図2]



[図3]



フロントページの続き

(72) 発明者 權 純弘

大韓民国ソウル特別市鍾路区世宗路100番

地